PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04 - 280231

(43) Date of publication of

06.10.1992

application:

(51) Int.Cl.

G02F 1/136 G02F 1/1343

H01L 27/12

H01L 29/784

(21) Application

03-043342

(71)

OKI ELECTRIC IND CO

number:

Applicant:

LTD

(22) Date of filing:

08.03.1991

(72) Inventor: YOSHIDA MAMORU

YOSHIDA MAMURU

KOIZUMI MASUMI

WATANABE NOBUAKI


SHIMIZU MARI

(54) THIN FILM TRANSISTOR ARRAY SUBSTRATE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To minimize the electric resistivity of a gate electrode wiring without complicating the manufacturing process of a TFT array substrate and improve the picture quality.

CONSTITUTION: A gate electrode 3 and the lower layer 2a of a gate electrode wiring 2 are formed on a substrate 1, an insulating film 5, an a-Si film 6, and a n-a-Si film 7 are formed on the gate electrode, and a drain electrode 8, a source electrode 9, and the upper layer 2b of the gate electrode wiring 2 are formed by film formation by the same metal and etching. Further, a passivation film 10 is formed, a contact hole is formed, and a picture element electrode 11 connected to the source electrode 9 by an ITO and a drain



115499王东联

electrode connecting part 12 connected to the drain electrode 9 through contact holes 10a, 10b are formed. Since the upper layer is formed on the lower layer of the gate electrode wiring part in this way, the electric resistivity is lowered, and the picture quality is improved. Further, since the picture element electrode and the drain electrode connecting part can be formed in the same step, the manufacturing process is never complicated.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-280231


(43)公開日 平成4年(1992)10月6日

H01L 2	1/136 1/1343 27/12 29/784	識別記 5 0 0	-	庁内整理番号 9018-2K 9018-2K 8728-4M	FΙ	技術表示箇所
				9056-4M		29/78 311 A 審査請求 未請求 請求項の数2(全 6 頁)
(21)出願番号		特願平3-433	42		(71)出願人	. 000000295 沖電気工業株式会社
(22)出願日		平成3年(199	1) 3)	∃8日		東京都港区虎ノ門1丁目7番12号
					(72)発明者	
						東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
					(72)発明者	小泉 真澄
						東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
					(72)発明者	· 渡辺 宣朗
						東京都港区虎ノ門1丁目7番12号 沖電気
						工業株式会社内
					(74)代理人	. 弁理士 前田 実
						最終頁に続く

(57)【要約】

[目的] TFTアレイ基板の製造工程を複雑にすることなく、ゲート電極配線の電気抵抗率を小さし、画質を向上させる。

[構成] 基板1上に、ゲート電極3及びゲート電極配線2の下層2aを形成し、ゲート電極上に絶縁膜5、aーSi膜6、n+aーSi膜7を形成し、同一金属の成膜及びエッチングによりドレイン電極8とソース電極9とゲート電極配線2の上層2bとを形成する。さらに、パッシベーション膜10を形成し、コンタクトホールを形成し、ITOによりソース電極9に接続された画素電極11と、コンタクトホール10aと10bとを介してドレイン電極8に接続されたドレイン電極接続部12とを形成する。このように、ゲート電極配線部の下層上に上層が設けられるので、電気抵抗率が低くなり、画質が向上する。また、画素電極とドレイン電極接続部とを同一工程で形成できるので、製造工程が複雑にならない。



東施例內平面图

7

【特許請求の範囲】

【請求項1】 絶縁性基板と、上記絶縁性基板上に形成 されたゲート電極配線部の下層と、上記絶縁性基板上に 上記下層と同じ金属により形成され、上記下層に接続さ れたゲート電極と、上記ゲート電極上に形成された絶縁 膜と、上記絶縁膜上に形成された半導体層と、上記絶縁 性基板上の上記ゲート電極配線部の間の部分に、上記ゲ ート電極配線部に交差する方向に延びるように形成され たドレイン電極と、上記絶縁性基板上の所定位置に上記 と、上記ゲート電極配線部の下層上に上記ドレイン電極 と同じ金属により形成された上層と、上記絶縁性基板上 を覆うように形成されたパッシベーション膜と、上記パ ッシベーション膜の上記ドレイン電極端部上と、上記ソ ース電極上とに形成されたコンタクトホールと、上記パ ッシベーション膜上に形成され、上記ソース電極に上記 コンタクトホールを介して接続された画素電極と、上記 パッシベーション膜上に上記画素電極と同じ金属により 形成され、上記コンタクトホールを介して隣り合うドレ イン電極同士を接続するドレイン電極接続部と、を有す 20 ることを特徴とする薄膜トランジスタアレイ基板。

【請求項2】 絶縁性基板上に、互いに平行に延びるよ うに複数本のゲート電極配線部の下層を形成し、これと 同時に上記ゲート電極配線部の下層と同じ金属よりなる ゲート電極を形成する工程と、上記ゲート電極上に絶縁 膜と半導体層と順に形成する工程と、上記絶縁性基板上 の上記ゲート電極配線部の間に、上記ゲート電極配線部 に交差する方向に延びるドレイン電極を形成し、これと 同時に上記絶縁性基板上の所定位置に上記ドレイン電極 と同じ金属よりなるソース電極を形成し、これと同時に 30 にある。 上記ゲート電極配線部の下層上に上記ドレイン電極と同 じ金属よりなる上層を形成する工程と、上記絶縁性基板 上を覆うようにパッシベーション膜を形成する工程と、 上記パッシベーション膜の上記ドレイン電極端部上と上 記ソース電極上とにコンタクトホールを形成する工程 と、上記パッシベーション膜上に透光性の金属膜を形成 し、エッチングすることにより、上記ソース電極に上記 コンタクトホールを介して接続された画素電極と、上記 コンタクトホールを介して隣り合うドレイン電極同士を 接続するドレイン電極接続部とを形成する工程と、を有 することを特徴とする薄膜トランジスタアレイ基板の製 造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス 駆動型の液晶ディスプレイの一方の基板となる薄膜トラ ンジスタ (TFT) アレイ基板及びその製造方法に関す る.

[0002]

【従来の技術】図2は従来のTFTアレイ基板の1画素

2

部分を示す平面図、図3は図2のC-C線断面図、図4 は図2のD-D線断面図である。

【0003】図に示されるように、従来のTFTアレイ 基板には、ガラス基板21上にTaからなるゲート電極 22及びその配線部22a、この上に形成されたTa2 O₅ 層23及び23a、その上に形成されたSiNx膜 24及び24a、その上に形成されたアモルファスシリ コン(a-Si)膜25及び25a、リンドープアモル ファスシリコン (n+ a-Si) 膜26及び26aが備 ドレイン電極と同じ金属により形成されたソース電極 10 えられている。また、ガラス基板21上には、画素電極 27がマトリクス状に配列されて、さらに、画素電極2 7にn+a-Si膜26を接続するソース電極28と、 n+a-Si膜26に接続されたドレイン電極29と、 全体を覆うパッシペーション膜30とが備えられてい

[0004]

【発明が解決しようとする課題】しかしながら、上記従 来のTFTアレイ基板では、ゲート電極に用いたTaの 電気抵抗率が大きいために、ゲート電極に印加されるア ドレス信号のパルス波形の歪みが大きくなり、ゲート電 極の開放端側でコントラストが劣化するという問題があ

【0005】かかる問題を解消するために、ゲート電極 を多層構造とすることも考えられるが、製造工程が増え るという問題があった。

【0006】そこで、本発明は上記課題を解決するため になされたものであり、その目的とするところは、製造 工程を複雑にすることなく、画質を向上させることがで きるTFTアレイ基板及びその製造方法を提供すること

[0007]

【課題を解決するための手段】本発明に係るTFTアレ イ基板は、絶縁性基板と、上記絶縁性基板上に形成され たゲート電極配線部の下層と、上記絶縁性基板上に上記 下層と同じ金属により形成され、上記下層に接続された ゲート電極と、上記ゲート電極上に形成された絶縁膜 と、上記絶縁膜上に形成された半導体層と、上記絶縁性 基板上の上記ゲート電極配線部の間の部分に、上記ゲー ト電極配線部に交差する方向に延びるように形成された ドレイン電極と、上記絶縁性基板上の所定位置に上記ド レイン電極と同じ金属により形成されたソース電極と、 上記ゲート電極配線部の下層上に上記ドレイン電極と同 じ金属により形成された上層と、上記絶縁性基板上を覆 うように形成されたパッシベーション膜と、上記パッシ ベーション膜の上記ドレイン電極端部上と、上記ソース 電極上とに形成されたコンタクトホールと、上記パッシ ベーション膜上に形成され、上記ソース電極に上記コン タクトホールを介して接続された画素電極と、上記パッ シベーション膜上に上記画素電極と同じ金属により形成 50 され、上記コンタクトホールを介して隣り合うドレイン

.2

電極同士を接続するドレイン電極接続部とを有すること を特徴としている。

【0008】また、本発明に係るTFTアレイ基板の製 造方法は、絶縁性基板上に、互いに平行に延びるように 複数本のゲート電極配線部の下層を形成し、これと同時 に上記ゲート電極配線部の下層と同じ金属よりなるゲー ト電極を形成する工程と、上記ゲート電極上に絶縁膜と 半導体層と順に形成する工程と、上記絶縁性基板上の上 記ゲート電極配線部の間に、上記ゲート電極配線部に交 差する方向に延びるドレイン電極を形成し、これと同時 10 形成されている。 に上記絶縁性基板上の所定位置に上記ドレイン電極と同 じ金属よりなるソース電極を形成し、これと同時に上記 ゲート電極配線部の下層上に上記ドレイン電極と同じ金 属よりなる上層を形成する工程と、上記絶縁性基板上を 覆うようにパッシベーション膜を形成する工程と、上記 パッシベーション膜の上記ドレイン電極端部上と上記ソ ース電極上とにコンタクトホールを形成する工程と、上 記パッシペーション膜上に透光性の金属膜を形成し、エ ッチングすることにより、上記ソース電極に上記コンタ クトホールを介して接続された画素電極と、上記コンタ 20 クトホールを介して隣り合うドレイン電極同士を接続す るドレイン電極接続部とを形成する工程とを有すること を特徴としている。

[0009]

【作用】本発明に係るTFTアレイ基板またはその製造 方法によれば、ゲート電極配線部の下層上にドレイン電 極と同じ金属により形成された上層が設けられるので、 ゲート電極配線の電気抵抗率が低くなり、画質の向上が 図れる。

【0010】また、本発明に係るTFTアレイ基板また 30 はその製造方法によれば、ドレイン電極とゲート電極配線部の上層とを同一工程で形成でき、画素電極とコンタクトホールを介して隣り合うドレイン電極同士を接続するドレイン電極接続部とを同一工程で形成できるので、製造が簡単になる。

[0011]

【実施例】図1は、本発明に係るTFTアレイ基板の一 実施例の1画素部分を示す平面図、図5は図1のA-A 線断面図、図6は図1のB-B線断面図である。

【0012】図に示されるように、本実施例のTFTアレイ基板には、ガラス等からなる透明な絶縁性基板1と、この基板1上にTa又はTaの合金により形成されたゲート電極配線部2の下層2aと、この下層2aと同じTa又はTaの合金によりに形成されており下層2aに接続されているゲート電極3とが備えられている。

【0013】また、本実施例には、ゲート電極3上に、Ta2O5よりなる第一絶縁膜4と、この絶縁膜4上に形成されたSiNxよりなる第二絶縁膜5と、半導体活性層としてのアモルファスシリコン (a-Si) 膜6と、その上に形成されたリンドープアモルファスシリコ

ン (n+ a-Si) 膜7とが備えられている。

【0014】さらに、平行に複数本配列されているゲート電極配線部2の間には(図1では1本のゲート電極配線部2のみを示す)、このゲート電極配線部2に交差する方向に延びるように配置されておりA1からなるドレイン電極8と、基板1上の所定位置にこのドレイン電極8と同じA1により形成されたソース電極9とが備えられている。また、ゲート電極配線部2の下層2a上にはドレイン電極8と同じA1により形成された上層2bが形成されている。

【0015】また、基板1上には、基板1上に備えられた上記構成を覆うようにパッシベーション膜10が備えられている。そして、このパッシベーション膜10の、ドレイン電極8の端部上にはコンタクトホール10a及び10bが形成されており、パッシベーション膜10のソース電極9上にはコンタクトホール10cが形成されている。

【0016】さらにまた、パッシベーション膜10上には、ソース電極11にコンタクトホール10cを介して接続されたITOよりなる画素電極11と、パッシベーション膜10上に画素電極と同じITOにより形成され、コンタクトホール10aと10bとを介して隣り合うドレイン電極8同士を接続するドレイン電極接続部12とが備えられている。

【0017】また、上記TFTアレイ基板の製造は次のようになされる。

【0018】先ず、ガラス等の透明絶縁性基板1上にスパッタ法によりTa膜又はTaを含む合金膜を形成し、エッチングを行ってゲート電極3とゲート電極配線2の下層2aとを形成する。

【0019】次に、TFT形成部分について、ゲート電極3の表面を陽極酸化してT a_2 O $_5$ よりなる第一絶縁膜4を形成する。

【0020】次に、プラズマCVD法により、SiNxよりなる第二絶縁膜5、半導体活性層としてのa-Si膜6、オーミック接合層としての n^+ a-Si膜7を成膜し、TFT形成部分を残すようにエッチング除去する。

【0021】次に、スパッタ法によりA1膜を形成し、エッチングするにより、ドレイン電極8と、ソース電極9と、ゲート電極配線2の下層2a上の上層2bとを形成する。ここで、ドレイン電極8と、ソース電極9と、上層2bとなる金属としては、チタン(Ti)、モリプデン(Mo)、クロム(Cr)、ニッケル(Ni)、NiCrや、これらの多層膜であってもよい。

【0022】次に、ソース電極9とドレイン電極8との間に露出しているn+a-Si層7をエッチング除去する

性層としてのアモルファスシリコン(a-Si)膜 6 【0023】次に、SiNx、SiO2、又はこれらのと、その上に形成されたリンドープアモルファスシリコ 50 積層膜からなるパッシベーション膜 10 を成膜し、エッ

チングにより、ドレイン電極8の端部上にコンタクトホ ール10aと10bを、ソース電極9上にコンタクトホ ール10 cを形成する。

【0024】次に、ITOを全面に成膜し、エッチング により、コンタクトホール10cを介してソース電極9 に接続された画素電極11と、コンタクトホール10a と10 bとを介してドレイン電極8 に接続されたドレイ ン電極接続部12とを形成する。

【0025】以上に説明したように、本実施例によれ ば、ゲート電極配線部2の下層2a上にドレイン電極8 10 と同じAIにより形成された上層2bが設けられるの で、ゲート電極配線2の電気抵抗率が低くなり、画質の 向上が図れる。

【0026】また、本実施例によれば、ドレイン電極8 と上層2bとを同一工程で形成でき、画素電極11とコ ンタクトホール10aと10bとを介して隣り合うドレ イン電極8同士を接続するドレイン電極接続部12とを 同一工程で形成できるので、製造工程が増えず、製造が 簡単になる。

【0027】尚、上記実施例では、ドレイン電極接続部 20 4 第一絶縁膜 12をゲート電極配線部2と交差する部分にだけに残し た場合について説明したが、本発明はこれには限定され ず、ドレイン電極8上に連続的に形成してもよい。

[0028]

【発明の効果】以上説明したように、本発明のTFTア レイ基板及びその製造方法よれば、ゲート電極配線部の 下層上にドレイン電極と同じ金属により形成された上層 が設けられるので、ゲート電極配線の電気抵抗率が低く なり、画質の向上が図れる。

【0029】また、本発明によれば、ドレイン電極と上 30

層とを同一工程で形成でき、画素電極とコンタクトホー ルとを介して隣り合うドレイン電極同士を接続するドレ イン電極接続部とを同一工程で形成できるので、製造を 簡単にすることができる。

6

【図面の簡単な説明】

【図1】本発明に係るTFTアレイ基板の一実施例の1 画素部分を示す平面図である。

【図2】従来のTFTアレイ基板の1画素部分を示す平 面図である。

- 【図3】図2のC-C線断面図である。
 - 【図4】図2のD-D線断面図である。
 - 【図5】図1のA-A線断面図である。
 - 【図6】図1のB-B線断面図である。

【符号の説明】

- 1 絶縁性基板
- 2 ゲート電極配線部
- 2 a 下層
- 2 b 上層
- 3 ゲート電極
- 5 第二 絡線膜
- 6 a-Si膜
- 7 n+a-Si膜
- 8 ドレイン電極
- 9 ソース電極
- 10 パッシベーション膜
- 10a, 10b, 10c コンタクトホール
- 11 画素電極
- 12 ドレイン電極接続部

[図3]




図2のC-C 線断面図

[図4]






図2のD-D線断面図

[図1]




実施例の平面図


[図2]



【図5】



【図6】



フロントページの続き

(72)発明者 清水 マリ 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内